• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Ein erstes Halbleitersubstrat (3) ist derart ausgebildet, daß es einen Randbereich einer Zone zwischen einem oberen Substrat (1) und einem unteren Substrat (11) nach Art eines äußeren peripheren Rahmens umgibt, ein Potentialentnahmebereich (31) des ersten Halbleitersubstrats (3) ist in einem Eckbereich von diesem gebildet und eine Fläche des den Potentialentnahmebereich (31) beinhaltenden Eckbereichs des ersten Halbleitersubstrats (3) ist gleich oder kleiner als die Fläche von jedem der Potentialentnahmebereiche (36a, 36b, 40) der anderen Halbleitersubstrate (5, 7, 9) ausgebildet, um eine Reduzierung der Chipgröße zu erzielen. Eine leitfähige Schicht ist auf einer Oberfläche des oberen Substrats (1) oder dergleichen gebildet, und die leitfähige Schicht ist auf eine feste Spannung, wie zum Beispiel Massepotential, festgelegt. Diese leitfähige Schicht oder dergleichen sorgt für eine Abschirmung der Halbleitersubstrate gegenüber Störungen, wie zum Beispiel die Nähe von anderen Substanzen, statische Elektrizität oder Funkwellenbehinderung.
    公开号:DE102004028716A1
    申请号:DE102004028716
    申请日:2004-06-14
    公开日:2005-02-17
    发明作者:Hiroshi Otani
    申请人:Mitsubishi Electric Corp；
    IPC主号:H01L21-60
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung,die füreinen Beschleunigungssensor, einen Winkelgeschwindigkeitssensor, einelektrostatisches Betätigungsorganoder dergleichen verwendet wird.
    [0002] Beieinem Trägheitskraftsensor,einem Beschleunigungssensor, einem Winkelgeschwindigkeitssensor,einem elektrostatischen Betätigungsorganoder dergleichen wird herkömmlicherweiseeine Schwankung der statischen Kapazität zwischen einem beweglichenElement und einem Stator in einem Fall festgestellt, in dem dasbewegliche Element und der Stator in voneinander beabstandeter Weisenahe beieinander angeordnet sind und das bewegliche Element bewegtwird, wie dies zum Beispiel in den japanischen OffenlegungsschriftenNr. 05-340 961, 10-104 265 und 05-142 252 dargestellt ist.
    [0003] Alsbewegliches Element wird eine Halbleitervorrichtung verwendet, dieeine Silizium-Mikrostruktur mit dreilagiger Konstruktion, bestehendaus Glas, Silizium und Glas, aufweist, wobei Potentiale von Bestandteilendurch Öffnungenin einer der Glasschichten abgeführtwerden.
    [0004] Hinsichtlichder herkömmlichenAbführung vonPotentialen von aus Silizium gebildeten Bestandteilen sind Durchgangsöffnungenin einer der Glasschichten gebildet, und in diesen Durchgangsöffnungenliegen Elektrodenflächenfrei, mit denen Drähte durchBonden verbunden sind.
    [0005] Einederartige Entnahme-Struktur mit Elektroden benötigt jedoch eine ausreichendeGröße von Durchgangsöffnungenzum Aufnehmen eines Bondwerkzeugs (kapillar), wobei diese in nachteiligerWeise Einschränkungenhinsichtlich der Reduzierung der Chipgröße mit sich bringt.
    [0006] Fernerbeträgtim allgemeinen eine Kapazität derSilizium-Mikrostruktur ca. 0,5pF, während das Schwankungsausmaß bei derstatischen Kapazität gemäß der Trägheitskraft,der Beschleunigung oder dergleichen in etwa ein Zehntel der Kapazität beträgt, wobeidies die Erfassung einer sehr kleinen statischen Kapazität erforderlichmacht.
    [0007] Wenneine andere Substanz der Silizium-Mikrostruktur nahekommt, ändern sichandererseits elektrische Flußliniender Kapazitätin der Silizium-Mikrostruktur, und der Wert der statischen Kapazität ändert sichin nachteiliger Weise unabhängig vonder Trägheitskraft,der Beschleunigung oder dergleichen.
    [0008] Fernerentsteht das gleiche Problem der Schwankung der statischen Kapazität auch durch denEinfluß vonelektrischen Ladungen, wie zum Beispiel statischer Elektrizität oder denEinfluß vonStörungen,wie zum Beispiel Funkwellenbehinderung. Es besteht daher die Möglichkeit,daß esschwierig wird, die Trägheitskraft,die Beschleunigung oder dergleichen mit hoher Genauigkeit zu messen.
    [0009] EineAufgabe der vorliegenden Erfindung besteht daher in der Angabe einerHalbleitervorrichtung, die eine Reduzierung der Chipgröße ermöglicht undgleichzeitig geringere Schwankungen in der statischen Kapazität auf Grunddes Einflusses von Störungenzeigt.
    [0010] Gelöst wirddiese Aufgabe durch eine Halbleitervorrichtung, wie sie im Anspruch1 angegeben ist.
    [0011] Gemäß der vorliegendenErfindung beinhaltet eine Halbleitervorrichtung ein oberes Substrat,ein unteres Substrat sowie eine Vielzahl von Halbleitersubstraten.In dem oberen Substrat ist eine Vielzahl von Durchgangsöffnungengebildet. Eine Vielzahl von Halbleitersubstraten ist zwischen demoberen Substrat und dem unteren Substrat vorgesehen. Die Vielzahlder Halbleitersubstrate bildet eine feststehende Elektrode und einevariable Elektrode.
    [0012] Aufder Vielzahl von Halbleitersubstraten sind Potentialentnahmebereicheausgebildet, die für dieEntnahme von Potentialen an die jeweiligen Durchgangsöffnungenangrenzen. Eines der Vielzahl von Halbleitersubstraten ist derartausgebildet, daß eseinen Randbereich einer Region zwischen dem oberen Substrat unddem unteren Substrat nach Art eines äußeren peripheren Rahmens umgibt.
    [0013] Dieanderen der Vielzahl von Halbleitersubstraten sind derart angeordnet,daß sievon einem inneren Randbereich des einen Halbleitersubstrats, dasnach Art eines äußeren peripherenRahmens ausgebildet ist, umgeben sind. Der Potentialentnahmebereichdes einen Halbleitersubstrats ist in einem Eckbereich von diesemausgebildet. Eine Flächedes Eckbereichs des einen Halbleitersubstrats, der den Potentialentnahmebereichbeinhaltet, ist nahezu gleich oder kleiner als eine Fläche jedesder Potentialentnahmebereiche der anderen Halbleitersubstrate.
    [0014] Aufdiese Weise wird eine Reduzierung der Chipgröße ermöglicht.
    [0015] BevorzugteWeiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
    [0016] DieErfindung und Weiterbildungen der Erfindung werden im folgendenanhand der zeichnerischen Darstellungen mehrerer Ausführungsbeispiele nochnäher erläutert. Inden Zeichnungen zeigen:
    [0017] 1 eine Draufsicht zur Erläuterungeiner Mikrostruktur gemäß einemersten bevorzugten Ausführungsbeispielder vorliegenden Erfindung;
    [0018] 2 eine im Schnitt dargestellteSeitenansicht zur Erläuterungder Mikrostruktur gemäß dem erstenbevorzugten Ausführungsbeispielder vorliegenden Erfindung;
    [0019] 3 eine Draufsicht zur Erläuterungder Mikrostruktur gemäß dem erstenbevorzugten Ausführungsbeispielder vorliegenden Erfindung, wobei ein oberes Substrat entfernt ist;
    [0020] 4 eine Schnittdarstellungentlang der Linie IV-IV der 3;
    [0021] 5 eine Schnittdarstellungentlang der Linie V-V der 3;
    [0022] 6 eine im Schnitt dargestellteSeitenansicht zur Erläuterungeines Falls, in dem ein Bonddraht direkt mit einem Potentialentnahmebereichunmittelbar unter einer Durchgangsöffnung verbunden ist;
    [0023] 7 eine Draufsicht zur Erläuterungeines Falls, in dem Bonddrähtedirekt mit Potentialentnahmebereichen unmittelbar unter jeweiligenDurchgangsöffnungenverbunden sind;
    [0024] 8 eine Draufsicht zur Erläuterungeiner Mikrostruktur gemäß einemzweiten bevorzugten Ausführungsbeispielder vorliegenden Erfindung, wobei das obere Substrat entfernt ist;
    [0025] 9 eine Draufsicht zur Erläuterungeines weiteren Beispiels, bei dem das obere Substrat entfernt ist;
    [0026] 10 eine Draufsicht zur Erläuterungeiner Mikrostruktur gemäß einemdritten bevorzugten Ausführungsbeispielder vorliegenden Erfindung, wobei das obere Substrat entfernt ist;
    [0027] 11 eine Draufsicht zur Erläuterungder Mikrostruktur gemäß dem drittenbevorzugten Ausführungsbeispielder vorliegenden Erfindung;
    [0028] 12 und 13 Draufsichten zur Erläuterung jeweilseines weiteren Beispiels der Mikrostruktur gemäß dem dritten bevorzugten Ausführungsbeispiel dervorliegenden Erfindung, wobei das obere Substrat entfernt ist;
    [0029] 14 eine Draufsicht zur Erläuterungeines weiteren Beispiels der Mikrostruktur gemäß dem dritten Ausführungsbeispielder vorliegenden Erfindung;
    [0030] 15 eine Draufsicht zur Erläuterungeiner Mikrostruktur gemäß einemvierten bevorzugten Ausführungsbeispielder vorliegenden Erfindung;
    [0031] 16 eine Draufsicht zur Erläuterungeines weiteren Beispiels der Mikrostruktur gemäß dem vierten bevorzugten Ausführungsbeispielder vorliegenden Erfindung;
    [0032] 17 eine im Schnitt dargestellteSeitenansicht zur Erläuterungeiner Halbleitervorrichtung gemäß einemfünftenbevorzugten Ausführungsbeispielder vorliegenden Erfindung;
    [0033] 18 eine Draufsicht zur Erläuterungder Halbleitervorrichtung gemäß dem fünften bevorzugtenAusführungsbeispielder vorliegenden Erfindung;
    [0034] 19 eine Draufsicht zur Erläuterungeines weiteren Beispiels der Halbleitervorrichtung gemäß dem fünften bevorzugtenAusführungsbeispielder vorliegenden Erfindung;
    [0035] 20 eine im Schnitt dargestellteSeitenansicht zur Erläuterungeiner Halbleitervorrichtung gemäß einemsechsten bevorzugten Ausführungsbeispielder vorliegenden Erfindung;
    [0036] 21 eine im Schnitt dargestellteSeitenansicht zur Erläuterungeiner Halbleitervorrichtung gemäß einemsiebten bevorzugten Ausführungsbeispielder vorliegenden Erfindung;
    [0037] 22 eine Draufsicht zur Erläuterungeiner Mikrostruktur gemäß einemachten bevorzugten Ausführungsbeispielder vorliegenden Erfindung;
    [0038] 23 eine im Schnitt dargestellteSeitenansicht zur Erläuterungder Mikrostruktur gemäß dem achtenbevorzugten Ausführungsbeispielder vorliegenden Erfindung; und
    [0039] 24 eine im Schnitt dargestellteSeitenansicht zur Erläuterungeiner Mikrostruktur gemäß einemneunten bevorzugten Ausführungsbeispielder vorliegenden Erfindung.
    [0040] 1 zeigt eine Draufsichtzur Erläuterung einerHalbleitervorrichtung (Mikrostruktur) gemäß dem ersten bevorzugten Ausführungsbeispielin Relation zu einer im folgenden erläuterten Grundstruktur bevorzugterAusführungsbeispiele, 2 zeigt eine im Schnittdargestellte Seitenansicht zur Erläuterung der Mikrostruktur, 3 zeigt eine Draufsicht zurErläuterungder Mikrostruktur, wobei ein oberes Substrat entfernt ist, 4 zeigt eine Schnittdarstellungentlang der Linie IV-IV der 3,und 5 zeigt eine Schnittdarstellungentlang der Linie V-V der 3.
    [0041] Beider Mikrostruktur handelt es sich um eine Silizium-Mikrostrukturzur Verwendung füreinen Trägheitskraftsensor,einen Beschleunigungssensor, einen Winkelgeschwindigkeitssensor,ein elektrostatisches Betätigungsorganoder dergleichen; die Mikrostruktur weist eine dreilagige Strukturauf, bei der ein oberes Glassubstrat 1 (das im folgendenals "oberes Substrat" bezeichnet wird),jeweils aus Silizium hergestellte Halbleitersubstrate 3, 5, 7 und 9 sowie einunteres Glassubstrat 11 (das im folgenden als "unteres Substrat" bezeichnet wird)in der in den 1 bis 5 dargestellten Weise aufeinandergeschichtetsind.
    [0042] Potentialeder jeweiligen Halbleitersubstrate 3, 5, 7 und 9 inBestandteilelementen bzw. Bauelementen auf einer Oberfläche desoberen Substrats 1 durch Durchgangsöffnungen 13, 15, 17 und 19,die in bestimmte Bereiche des oberen Substrats 1 eingebrachtsind, werden zu Bondflächenbereichen 21 auf einerOberflächedes oberen Substrats 1 abgeführt.
    [0043] Dasobere Substrat 1 und das untere Substrat 11 sindjeweils aus einem platten-artigen Glaskörper mit der gleichen Fläche gebildetund derart angeordnet, daß sieeine Vielzahl von Halbleitersubstraten 3, 5, 7 und 9 sandwichartigzwischen sich schließen. Invorbestimmten Bereichen des oberen Substrats 1 sind dievorstehend beschriebenen Durchgangsöffnungen 13, 15, 17 und 19 eingebracht.Die Durchgangsöffnungen 13, 15, 17 und 19 sindin einer Linie ausgebildet, wie zum Beispiel in einer Potentialentnahmezone 23,die linear auf dem oberen Substrat 1 vorgesehen ist.
    [0044] Unterden Halbleitersubstraten 3, 5, 7 und 9 istdas erste Halbleitersubstrat 3 derart ausgebildet, daß es vierSeiten der Mikrostruktur mit einer in der Draufsicht rechteckigenFormgebung nach Art eines äußeren peripherenRahmens umschließtund zu einem äußeren peripherenRahmenbereich wird sowie auf ein Massepotential (GND) festgelegtist, wobei es als feststehende Elektrode dient, die relativ zu den Glassubstraten 1 und 11 nichtbewegt wird. Da das erste Halbleitersubstrat 3, das zudem äußeren peripherenRahmenbereich wird, somit als feststehende Elektrode dient, läßt sichan dessen Seiten ein antistatischer Effekt erzeugen.
    [0045] EinPotentialentnahmebereich 31 mit einer zweidimensional rechteckigenFormgebung oder dergleichen mit vorbestimmter Fläche ist an einer der Potentialentnahmezone 23 zugehörigen Stelle,bei der es sich um einen Eckbereich des ersten Halbleitersubstrats 3 handelt,derart ausgebildet, daß erin einer Draufsicht in Richtung nach innen ragt. Eine Fläche desPotentialentnahmebereichs 31 ist nahezu gleich einer Fläche eines jedenPotentialentnahmebereichs 36a, 36b und 40 derim folgenden noch zu beschreibenden anderen Halbleitersubstrate 5, 7 und 9 gewählt, wiedies in 3 gezeigt ist.
    [0046] Fernersind das zweite und das dritte Halbleitersubstrat 5 und 7 derartangeordnet, daß dievon einem Innenumfang des nach Art eines äußeren peripheren Rahmens ausgebildetenersten Halbleitersubstrats 3 umgeben sind, wobei sie sichnicht in Berührungmit dem ersten Halbleitersubstrat 3 befinden, und als feststehendeElektroden dienen, die relativ zu den Glassubstraten 1 und 11 festgelegtsind.
    [0047] Daszweite und das dritte Halbleitersubstrat 5 und 7 weisenjeweils ein Grundelement 33, das entlang der Innenseitedes als äußerer periphererRahmenbereich dienenden ersten Halbleitersubstrats 3 alsVerdrahtung gebildet ist, sowie zweidimensional kammartige, fixierseitigeKapazitätsinduktorelemente 35 auf,die in der Draufsicht von dem Grundelement 33 nach innenragen, um in Abhängigkeitvon Schwankungen bei der statischen Kapazität, die zwischen dem viertenHalbleitersubstrat 9 und ihnen selbst erzeugt wird, Induktionhervorzurufen.
    [0048] AnEndbereichen des zweiten und des dritten Halbleitersubstrats 5 und 7,bei denen es sich um der Potentialentnahmezone 23 zugehörige Stellen handelt,sind jeweilige Potentialentnahmebereiche 36a und 36b mitjeweils zweidimensional rechteckiger Form mit einer vorbestimmtenFlächegebildet.
    [0049] Beidem vierten Halbleitersubstrat 9 handelt es sich um einevariable Elektrode, die relativ zu den Glassubstraten 1 und 11 beweglichist und derart angeordnet ist, daß sie von dem Innenumfang desnach Art eines äußeren peripherenRahmens ausgebildeten ersten Halbleitersubstrats 3 umgebenist, und die einen Rumpfbereich 37, der in der Draufsichtzentral angeordnet ist, sowie auf der variablen Seite angeordneteKapazitätsinduktorelemente 39 aufweist,die in der Draufsicht von dem Rumpfbereich 37 in Richtungbeider Seiten vorstehen, um in Abhängigkeit von Schwankungen beider statischen Kapazität,die zwischen den auf der fixierten Seite angeordneten Kapazitätsinduktorelementen 35 deszweiten und des dritten Halbleitersubstrats 5 und 7 undihnen selbst entstehen, Induktion hervorzurufen.
    [0050] Aneinem Endbereich des vierten Halbleitersubstrats 9, beidem es sich um eine der Potentialentnahmezone 23 zugehörigen Stellehandelt, ist ein Potentialentnahme bereich 40 mit einerzweidimensional rechteckigen Formgebung mit vorbestimmter Fläche gebildet.
    [0051] DieBondflächenbereiche 21 sindan vier Stellen in einer Linie jeweils in einer Verbindungszone(Potentialentnahmebereich) 41 angeordnet, die an einemEndbereich des oberen Substrats 1 in der Draufsicht derPotentialentnahmezone 23 benachbart vorgesehen ist, wiedies in 1 gezeigt ist.
    [0052] DurchVerlängernvon einigen Teilen 45 von Zwischenverbindungsschichten 43,die in die Durchgangsöffnungen 13, 15, 17 und 19 aufdem oberen Substrat 1 ausfüllender Weise gebildet sind,sowie durch Verbinden dieser Teile 45 mit den Bondflächenbereichen 21,wie dies in den 1 und 2 gezeigt ist, sind die Potentialentnahmebereiche 31, 36a, 36b und 40 unmittelbarunter den Durchgangsöffnungen 13, 15, 17 bzw. 19 allemit den Bondflächenbereichen 21 elektrischverbunden.
    [0053] DieBondflächenbereiche 21 unddie Zwischenverbindungsschichten 43 werden unter Verwendungder gleichen Metallpaste, des gleichen Lötmaterials oder dergleichengleichzeitig gebildet.
    [0054] Dabei der Mikrostruktur des ersten bevorzugten AusführungsbeispielsPotentiale von den Potentialentnahmebereichen 31, 36a, 36b und 40 unmittelbarunter den Durchgangsöffnungen 13, 15, 17 und 19 derHalbleitersubstrate 3, 5, 7 und 9 durchdie Zwischenverbindungsschichten 43 zu den Bondflächenbereichen 21 aufdem oberen Substrat 1 geführt werden, wie dies vorstehendbeschrieben worden ist, kann durch Verbinden von Bonddrähten 47 mitden Bondflächenbereichen 21 aufeiner oberen Oberflächedes oberen Substrats 1 in der in 2 dargestellten Weise eine elek-trischeEntnahme bzw. Stromentnahme in Bezug auf die Halbleitersubstrate 3, 5, 7 und 9 erzieltwerden. Das Bezugszeichen 48 stellt eine integrierte Halbleiterschaltung,wie zum Beispiel einen anwenderspezifischen integrierten Schaltkreis (ASIC)dar.
    [0055] Auseinem Vergleich zwischen der Mikrostruktur des ersten bevorzugtenAusführungsbeispiels(2), bei dem die Bonddrähte bzw.Anschlußdrähte 47 inder vorstehend erläutertenWeise mit den Bondflächenbereichen 21 aufdem oberen Substrat 1 verbunden sind, sowie einem Fall(6 und 7), bei dem die Bonddrähte 47 direktmit den Potentialentnahmebereichen 31, 36a, 36b und 40 unmittelbarunter den Durchgangsöffnungen 13, 15, 17 und 19 ohneAusbildung der Bondflächenbereiche 21 verbundensind, ist zu erkennen, daß imFall der 6 und 7 eine ausreichende Größe der jeweiligen Durchgangsöffnungen 13, 15, 17 und 19 zumAufnehmen eines Bondwerkzeugs (kapillar, nicht gezeigt) zum Anschließen derBonddrähte 47 erforderlichist.
    [0056] Diesbringt eine Einschränkunghinsichtlich der Reduzierung der Chipgröße mit sich, während daserste bevorzugte Ausführungsbeispielder 2 eine Kontrolledes Bondwerkzeugs (kapillar) auf der oberen Oberfläche desoberen Substrats 1 zur Herstellung der Verbindung der Bonddrähte 47 ermöglicht.
    [0057] Ausdiesem Grund kann ein Durchmesser (L1 in 2) jedes der Potentialentnahmebereiche 31, 36a, 36b und 40 kleinerausgebildet werden als ein Durchmesser (L2) im Fall der 6 und 7, so daß dadurch eine Reduzierungder Chipgröße ermöglicht ist.
    [0058] Damit anderen Worten der Potentialentnahmebereich 31 desersten Halbleitersubstrats 3 an dem Eckbereich der Halbleitervorrichtung(Mikrostruktur) gebildet ist und eine Fläche des Eckbereichs des erstenHalbleitersubstrats 3, der den Potentialentnahmebereich 31 beinhaltet,nahezu gleich der Flächevon jedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 gewählt ist,läßt sicheine Reduzierung der Chipgröße erzielen.
    [0059] Beidem ersten bevorzugten Ausführungsbeispielist die Flächedes den Potentialentnahmebereich 31 beinhaltenden Eckbereichsdes ersten Halbleitersubstrats 3 nahezu gleich der Fläche vonjedem der Potentialentnahmebereiche 36a, 36b und 40 der anderenHalbleitersubstrate 5, 7 und 9 gewählt, wobeidies einen Fall beinhaltet, in dem die Fläche des dem Potentialentnahmebereich 31 beinhaltenden Eckbereichsdes ersten Halbleitersubstrats 3 geringfügig größer istals die Flächevon jedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 sowieauch den Fall, in dem diese Flächenvollständiggleich sind.
    [0060] Dergleiche Effekt läßt sichferner selbst in einem Fall erzielen, in dem die Fläche desden Potentialentnahmebereich 31 beinhaltenden Eckbereichs desersten Halbleitersubstrats 3 kleiner ist als die Fläche vonjedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9.
    [0061] 8 zeigt eine Draufsichtzur Erläuterung einerHalbleitervorrichtung (Mikrostruktur) gemäß dem zweiten bevorzugten Ausführungsbeispielder vorliegenden Erfindung, wobei das obere Substrat entfernt ist.In 8 sind Bestandteilemit der gleichen Funktion wie die des ersten bevorzugten Ausführungsbeispielsmit den gleichen Bezugszeichen bezeichnet.
    [0062] Wiein 8 gezeigt, weistdie Mikrostruktur des zweiten bevorzugten Ausführungsbeispiels die gleicheGrundstruktur wie das erste bevorzugte Ausführungsbeispiel auf, und derPotentialentnahmebereich 31 des ersten Halbleitersubstrats 3 (Siliziumkörper), derals äußerer periphererRahmenbereich dient, ist in einem Eckbereich in der Potentialentnahmezone 23 gebildet,die linear in der Mikrostruktur definiert ist.
    [0063] Dabei dem ersten bevorzugten Ausführungsbeispielder Potentialentnahmebereich 31 derart ausgebildet ist,daß erin einer Draufsicht von einem Rahmenbereich des ersten Halbleitersubstrats 3,das als äußerer periphererRahmenbereich dient, in Richtung nach innen ragt, und da insbesonderedie Flächedes nach innen ragenden Rahmenbereichs 31 nahezu gleichder Flächevon jedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 (Siliziumkörper) ausgebildetist, wie dies in 3 gezeigtist, ist die Fläche desden Potentialentnahmebereich 31 beinhaltenden Eckbereichsdes ersten Halbleitersubstrats 3 größer als die Fläche vonjedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9.
    [0064] Andererseitsist bei dem zweiten bevorzugten Ausführungsbeispiel eine Fläche einesBereichs, der als Potentialentnahmebereich 31 von dem nach Arteines äußeren peripherenRahmens ausgebildeten ersten Halbleitersubstrats 3 nachinnen ragt und als äußerer periphererRahmenbereich dient, kleiner ausgebildet als die Fläche vonjedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9,und die Flächedes den Potentialentnahmebereich 31 beinhaltenden Eckbereichsdes ersten Halbleitersubstrats 3 ist nahezu gleich derFlächevon jedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 ausgebildet.
    [0065] Dain der in 8 dargestelltenWeise der Potentialentnahmebereich 31 an einem Eckbereich desersten Halbleitersubstrats 3 gebildet ist und die Fläche desden Potentialentnahmebereich 31 beinhaltenden Eckbereichsdes ersten Halbleitersubstrats 3 nahezu gleich der Fläche vonjedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 gewählt ist,wird die Chipgröße kleinerals in dem Fall, in dem zum Beispiel der Potentialentnahmebereich 31 aneiner anderen Stelle als den Eckbereichen, d.h. an einer zwischengeordnetenStelle des ersten Halbleitersubstrats 3 ausgebildet ist,wie dies in 9 gezeigtist.
    [0066] Genauergesagt, es werden eine Distanz L3 (8)und eine Distanz L4 (9)von einem Endbereich der Mikrostruktur bis zu der zweiten Potentialentnahmezoneverglichen. Da in 9 derPotentialentnahmebereich 36a des zweiten Halbleitersubstrats 5 naheeinem Eckbereich der Mikrostruktur positioniert ist, wird es erforderlich,den Potentialentnahmebereich 36a und das erste Halbleitersubstrat 3 voneinanderzu beabstanden. Aus diesem Grund hat eine Länge von dem Endbereich derMikrostruktur bis zu dem Potentialentnahmebereich 31 andessen zweiter Position den Wert L4.
    [0067] Daandererseits in 8 derPotentialentnahmebereich 31 an einem Eckbereich des ersten Halbleitersubstrats 3 innach innen gezogener Weise ausgebildet ist und die Fläche desden Potentialentnahmebereich 31 beinhaltenden Eckbereichsdes ersten Halbleitersubstrats 3 nahezu gleich der Fläche vonjedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 ausgebildetist, hat eine Längevon dem Endbereich der Mikrostruktur bis zu dem Potentialentnahmebereich 36a andessen zweiter Stelle einen Wert von L3, der kleiner ist als L4.Somit kann bei dem zweiten bevorzugten Ausführungsbeispiel im Vergleichzu dem Fall der 9 eineweitere Reduzierung der Chipgröße erzieltwerden.
    [0068] 10 zeigt eine Draufsichtzur Erläuterung derHalbleitervorrichtung (Mikrostruktur) gemäß dem dritten bevorzugten Ausführungsbeispielder vorliegenden Erfindung, wobei das obere Substrat entfernt ist.In 10 sind Bestandteilemit der gleichen Funktion wie bei dem ersten und dem zweiten Ausführungsbeispielmit den gleichen Bezugszeichen bezeichnet.
    [0069] Während derals äußerer periphererRahmenbereich dienende Potentialentnahmebereich 31 desersten Halbleitersubstrats 3 (Siliziumkörper) bei dem zweiten bevorzugtenAusführungsbeispielin einem Eckbereich in der in der Mikrostruktur linear ausgebildetenPotentialentnahmezone 23 gebildet ist, ist der als äußerer peripherer Rahmenbereichdienende Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 (Siliziumkörper) beidem dritten bevorzugten Ausführungsbeispielnicht an einer Stelle angeordnet, die in Bezug auf die Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 (Siliziumkörper) ausgerichtetist, sondern er ist in einem beliebigen der Eckbereiche an einerTrennlinie (mit anderen Worten einer Schneidlinie zum Trennen) derMikrostruktur des dritten bevorzugten Ausführungsbeispiels angeordnet.
    [0070] Wennder Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 aneinem jenseitigen Eckbereich an der Trennlinie der Mikrostrukturangeordnet ist, ist beim Zerschneiden der Trennlinie der Potentialentnahmebereich 31 desersten Halbleitersubstrats 3 in einem Randbereich der Mikrostruktur angeordnet.
    [0071] DerPotentialentnahmebereich 31 des ersten Halbleitersubstrats 3 kannsomit in einer Region angeordnet werden, in der die Halbleitersubstrate 5, 7 und 9 nichtdicht gedrängtvorgesehen sind, so daß einBereich vermieden wird, in dem die Halbleitersubstrate 5, 7 und 9 relativdicht gedrängtangeordnet sind, und es auf diese Weise möglich wird, eine Reduzierungder Chipgröße durchAusgleichen der Dichte insgesamt zu erzielen.
    [0072] Obwohlnur der Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 inisolierter Weise von den Potentialentnahmebereichen 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 beider vorstehend beschriebenen Konstruktion angeordnet ist, ist esbevorzugt, daß eineVielzahl von Bondflächenbereichen 21,mit denen die Bonddrähte 47 verbundenwerden, bei dem ersten und dem zweiten bevorzugten Ausführungsbeispieleinander benachbart in einer Reihe angeordnet werden sollten, undzwar im Hinblick auf eine bequeme Ausführung eines automatischen Verbindungsvorgangsoder dergleichen.
    [0073] Ausdiesem Grund ist eine Zwischenverbindungsschicht 49, dieden isoliert angeordneten Potentialentnahmebereich 31 desersten Halbleitersubstrats 3 mit dem Bondflächenbereich 21 (21a)dafür verbindet,längerausgebildet als die Zwischenverbindungsschichten 43, diedie Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 mitden fürdiese vorgesehenen Bondflächenbereichen 21 verbindet.
    [0074] DieFlächeeines den Potentialentnahmebereich 31 beinhaltenden Eckbereichsdes ersten Halbleitersubstrats 3 ist zwar bei dem zweitenbevorzugten Ausführungsbeispielnahezu gleich der Fläche vonjedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9 gewählt, jedochist es bei dem dritten bevorzugten Ausführungsbeispiel möglich, dieFlächedes den Potentialentnahmebereich 31 beinhaltenden Eckbereichs desersten Halbleitersubstrats 3 kleiner auszubilden als dieFlächevon jedem der Potentialentnahmebereiche 36a, 36b und 40 deranderen Halbleitersubstrate 5, 7 und 9,da der Potentialentnahmebereich 31 jenseits der Trennlinievorgesehen ist und nach dem Zerschneiden der Trennlinie der Potentialentnahmebereich 31 indem Randbereich der Mikrostruktur angeordnet ist. Das dritte bevorzugteAusführungsbeispielermöglichtsomit im Vergleich zu dem zweiten bevorzugten Ausführungsbeispieleine weitere Verringerung der Chipgröße.
    [0075] DiePosition des Potentialentnahmebereichs 31 des ersten Halbleitersubstrats 3 istnicht auf die in 10 dargestelltePosition begrenzt. Es ist zum Beispiel ein Fall möglich, wieer in 12 dargestellt ist,in dem der Potentialentnahmebereich 31 an einer Stellejenseits der Trennlinie der Mikrostruktur in der Nähe der Positiondes Potentialentnahmebereichs 31 des ersten Halbleitersubstrats 3 beidem zweiten bevorzugten Ausführungsbeispielangeordnet ist, wobei die Flächedes Potentialentnahmebereichs 31 auf die Breite des äußeren peripherenRahmenbereichs des ersten Halbleitersubstrats 3 begrenztist. In diesem Fall kann die Durchgangsöffnung 13 über einenan der Ecke befindlichen Endbereich des ersten Halbleitersubstrats 3 hinausan der abzutrennenden Trennlinie ausgebildet sein.
    [0076] Alternativhierzu kann es einen weiteren Fall geben, wie er in 13 dargestellt ist, bei dem der Potentialentnahmebereich 31 desersten Halbleitersubstrats 3 jenseits der Trennlinie inder Näheder in 10 dargestelltenPosition angeordnet ist und die Durchgangsöffnung 13 über denan der Ecke befindlichen Endbereich des ersten Halbleitersubstrats 3 hinausan der abzutrennenden Trennlinie ausgebildet ist.
    [0077] Fernersind die Formgebungen der Zwischenverbindungsschichten 43 und 49 aufdem oberen Substrat 1 nicht auf die in 11 dargestellten begrenzt, sondern dieZwischenverbindungsschichten 49 können mit verschiedenen Formgebungen strukturiertsein, wie dies in 14 gezeigtist, wobei die Bondflächenbereiche 21 ingewünschtenPositionen angeordnet sind.
    [0078] 15 zeigt eine Draufsichtzur Erläuterung einerHalbleitervorrichtung (Mikrostruktur) gemäß dem vierten bevorzugten Ausführungsbeispielder vorliegenden Erfindung. In 15 sindBestandteile mit der gleichen Funktion wie bei den bevorzugten Ausführungsbeispielen1 bis 3 mit den gleichen Bezugszeichen bezeichnet.
    [0079] Beider Mikrostruktur des vierten bevorzugten Ausführungsbeispiels, wie es in 15 gezeigt ist, ist dievon dem ersten Halbleitersubstrat 3 (Siliziumkörper) mitMassepotential (GND) zu dem Bondflächenbereich 21 nachaußengeführteZwischenverbindungsschicht 43 mit einer leitfähigen Schicht 51 verbunden,die sich auf der Oberflächedes oberen Substrats 1 in einer anderen Zone (die im folgendenals "Abschirmbereich" bezeichnet wird)als der Potentialentnahmezone 23 und dem Verbindungsbereich(Potentialentnahmebereich) 41 erstreckt, um dadurch einOberflächen-potentialder leitfähigen Schicht 51 aufdem oberen Substrat 1 auf Massepotential festzulegen.
    [0080] DurchAusbilden der leitfähigenSchicht 51 läßt sichein Hochleistungsprodukt erzielen, bei dem keine Schwankungen derKapazitätauf Grund von Störungen,wie der Nähevon anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderung, verursachtwerden.
    [0081] DieFormgebungen der Zwischenverbindungsschichten 43 und 49 sowieder leitfähigen Schicht 51 sindnicht auf die in 15 dargestellten Formgebungenbegrenzt, sondern könnenbeispielsweise durch Strukturierung in der in 16 dargestellten Weise ausgebildet sein.
    [0082] Fernerist das Potential der leitfähigen Schicht 51 nichtauf das Massepotential (GND) begrenzt, sondern muß lediglichauf ein vorbestimmtes feststehendes Potential eingestellt sein.
    [0083] 17 zeigt eine im Schnittdargestellte Seitenansicht zur Erläuterung einer Halbleitervorrichtung,die eine Mikrostruktur gemäß dem fünften bevorzugtenAusführungsbeispielder vorliegenden Erfindung verwendet. In 17 sind Bestandteile mit der gleichenFunktion wie bei den bevorzugten Ausführungsbeispielen 1 bis 4 mitden gleichen Bezugszeichen bezeichnet.
    [0084] Beider Halbleitervorrichtung des fünftenbevorzugten Ausführungsbeispiels,wie sie in 17 gezeigtist, ist eine untere Oberflächedes unteren Substrats 11 einer Mikrostruktur 53 durchChipbonden mit einer oberen Oberfläche einer Chipfläche 57 unterZwischenanordnung eines vorbestimmten leitfähigen Elements 55 dazwischenverbunden.
    [0085] AlsleitfähigesElement 55 wird ein leitfähiges Harz, bei dem ein Metall,wie zum Beispiel Silber, in ein Harzmaterial, wie zum Beispiel Epoxy-Harz,gemischt ist, ein Lötmaterial,ein eutektisches Au-Si-Metall oder dergleichen verwendet.
    [0086] Beider Chipfläche 57 handeltes sich um eine leitfähigePlatte, die ein vorbestimmtes Metallmaterial verwendet. Ein Potentialder Chipfläche 57 ist aufein Massepotential oder eine konstante Spannung festgelegt. Genauergesagt, es ist das Potential der Chipfläche 57 mit einer externenLeitung 61, einem Halbleiterelement 63, wie zumBeispiel einem anwenderspezifischen integrierten Schaltkreis oder dergleichen,durch eine innere Leitung 59 verbunden, wie dies in 18 gezeigt ist.
    [0087] DasBezugszeichen 60 bezeichnet ein isolierendes Formteil,das aus einem isolierenden Harz, wie zum Beispiel einem Epoxy-Harz,gebildet ist.
    [0088] Mitdieser Ausbildung ist es möglich,ein Hochleistungsprodukt zu erzielen, das keine Schwankungen beider Kapazitätauf Grund von Störungen,wie der Nähevon anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderungan der Unterseite der Mikrostruktur 53 hervorruft, wie diesim Gegensatz zu einer Ausbildung der Fall ist, bei der die Mikrostruktur 53 durchChipbonden mit der Chipfläche 57 einesIsolators verbunden ist.
    [0089] Wieferner in 17 gezeigtist, kann durch Metallisieren einer rückwärtigen Oberfläche des Halbleiterelements 63,das der Mikrostruktur 53 an demselben leitfähigen Element 55 benachbartangeordnet ist, ein Potential an der Chipfläche 57 an der unterenOberflächedes unteren Substrats 11 der Mikrostruktur 53 gleicheinem Potential der unteren Oberfläche eines Substrats des Halbleiterelements 63 gemachtwerden. Auf diese Weise läßt sichein Hochleistungsprodukt erzielen, das das Halbleiterelement 63 beinhaltetund das keine Schwankungen in der Kapazität auf Grund von Störungen,wie der Nähevon anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderung,hervorruft.
    [0090] DasPotential der Chipfläche 57 wirdunter Verwendung der inneren Leitung 59 in 18 nach außen geführt, und zusätzlich kanndas Potential der Chipfläche 57 durcheinen Bonddraht 65 nach außen geführt werden, der an einer vorbestimmtenStelle der Chipfläche 57 angeschlossenist, wie dies in 19 gezeigtist.
    [0091] 20 zeigt eine im Schnittdargestellte Seitenansicht zur Erläuterung einer eine Mikrostruktur verwendendenHalbleiterstruktur gemäß dem sechstenbevorzugten Ausführungsbeispielder vorliegenden Erfindung. In 20 sindBestandteile mit der gleichen Funktion wie bei den bevorzugten Ausführungsbeispielen1 bis 5 mit den gleichen Bezugszeichen bezeichnet.
    [0092] DieHalbleitervorrichtung des sechsten bevorzugten Ausführungsbeispielsweist eine Stapelstruktur auf, bei der eine Mikrostruktur 73 aufeiner oberen Oberflächeeines Halbleiterelements 71, wie zum Beispiel einem anwenderspezifischenintegrierten Schaltkreis füreine Signalverarbeitungsschaltung, in Schichten ausgebildet ist,wobei eine leitfähigeSchicht 75 in einem Oberflächenbereich des Halbleiterelements 71 ausgebildetist, auf dem die Mikrostruktur 73 in Schichten ausgebildetist, wobei die Mikrostruktur 73 mit dem Halbleiterelement 71 durch Chipbondenunter Zwischenanordnung eines leitfähigen Elements 77 dazwischenverbunden ist, welches auf der oberen Oberfläche der leitfähigen Schicht 75 ausgebildetist.
    [0093] EinPotential der leitfähigenSchicht 75 des Halbleiterelements 71 ist auf Massepotentialoder eine konstante Spannung festgelegt.
    [0094] AlsleitfähigesElement 77 wird ein leitfähiges Harz, bei dem ein Metall,wie zum Beispiel Silber, in ein Harzmaterial, wie zum Beispiel einEpoxy-Harz, gemischt ist, ein Lötmaterial,ein eutektisches Au-Si-Metall oder dergleichen verwendet.
    [0095] Mitdieser Ausbildung läßt sichein Hochleistungsprodukt erzielen, bei dem wie bei dem fünften bevorzugtenAusführungsbeispielkeine Schwankungen in der Kapazität auf Grund von Störungen,wie der Nähevon anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderungauf der Seite des unteren Substrats 11 der Mikrostruktur 73 hervorgerufenwerden.
    [0096] 21 zeigt eine im Schnittdargestellte Seitenansicht zur Erläuterung einer eine Mikrostruktur verwendendeHalbleitervorrichtung gemäß dem siebtenbevorzugten Ausführungsbeispielder vorliegenden Erfindung. In 21 sindBestandteile mit der gleichen Funktion wie bei den bevorzugten Ausführungsbeispielen1 bis 6 mit den gleichen Bezugszeichen bezeichnet.
    [0097] DieHalbleitervorrichtung des siebten bevorzugten Ausführungsbeispielsweist eine Stapelstruktur auf, bei der eine Mikrostruktur 83 aufder Chipfläche 57 angebrachtist und ein Halbleiterelement 81, wie zum Beispiel einanwenderspezifischer integrierter Schaltkreis für eine Signalverarbeitungsschaltung,als Schicht auf der oberen Oberfläche des oberen Substrats 1 derMikrostruktur 83 angeordnet ist, wobei das obere Substrat 1 derMikrostruktur 83 unter Zwischenanordnung eines leitfähigen Elements 85 durchChipbonden mit dem Halbleiterelement 81 verbunden ist.
    [0098] AlsleitfähigesElement 85 wird ein leitfähiges Harz, bei dem ein Metall,wie zum Beispiel Silber, in ein Harzmaterial, wie zum Beispiel einEpoxy-Harz, gemischt ist, ein Lötmaterial,ein eutektisches Au-Si-Metall oder dergleichen verwendet.
    [0099] EinPotential des leitfähigenSubstrats 85 des Halbleiterelements 81 ist aufMassepotential oder eine konstante Spannung festgelegt.
    [0100] DieseAusbildung ermöglichtdie Festlegung des Potentials der unteren Oberfläche des unteren Substrats 11 derMikrostruktur 83 und ermöglicht somit die Erzielungder gleichen Effekte wie bei dem fünften bevorzugten Ausführungsbeispiel.
    [0101] 22 zeigt eine Draufsichtzur Erläuterung einerMikrostruktur gemäß dem achtenbevorzugten Ausführungsbeispielder vorliegenden Erfindung, und 23 zeigteine Schnittdarstellung entlang der Linie XXIII-XXIII der 22. In den 22 und 23 sind Bestandteilemit der gleichen Funktion wie bei den bevorzugten Ausführungsbeispielen1 bis 7 mit den gleichen Bezugszeichen bezeichnet.
    [0102] Beider Mikrostruktur des achten bevorzugten Ausführungsbeispiels, wie auch beidenen der bevorzugten Ausführungsbeispiele1 bis 3, sind die als feststehende Elektrode und als variable Elektrode dienendenHalbleitersubstrate 3, 5, 7 und 9 (Siliziumkörper) zwischendem oberen Substrat 1 und dem unteren Substrat 11 vorgesehen,die parallel zu einander angeordnet sind, die Durchgangsöffnungen 13, 15, 17 und 19 sindin bestimmten Bereichen des oberen Substrats 1 ausgebildet,und die jeweiligen Potentialentnahmebereiche 31, 36a, 36b und 41 der Halbleitersubstrate 3, 5, 7 und 9 sindmit den Chipbond-Flächenbereichen 21 aufdem oberen Substrat 1 durch die in der Oberfläche desoberen Substrats 1 ausgebildeten Zwischenverbindungsschichten 43 verbunden,die sich von Bodenbereichen der Durchgangsöffnungen 13, 15, 17 und 19 wegerstrecken.
    [0103] Anschließend wirdeine Isolierschicht 91 in einer weiteren oberen Schichtdes oberen Substrats 1 in einem Zustand gebildet, in demdie Zwischenverbindungsschichten 43 gebildet werden. AlsIsolierschicht 91 wird eine Nitridschicht, eine Polyimidschichtoder dergleichen verwendet, die bei niedriger Temperatur als Schichtaufgebracht werden kann.
    [0104] EineVerdrahtungs- bzw. Drahtabführöffnung 93 istin die Isolierschicht 91 an einer Stelle eingebracht, dieeiner mittleren Position der Zwischenverbindungsschicht 43 entspricht,die von dem auf Massepotential (GND) festgelegten ersten Halbleitersubstrat 3 durchdie Durchgangsöffnung 13 abgeführt ist.
    [0105] DieDrahtabführöffnung 93 istunter Verwendung eines leitfähigenHarzes, bei dem ein Metall, wie zum Beispiel Silber, in ein Harzmaterial,wie zum Beispiel ein Epoxy-Harz,gemischt ist, eines Lötmaterials,eines eutektischen Au-Si-Metalls oder dergleichen mit einem Leiter 95 gefüllt, undmit diesem Leiter 95 wird das Potential (Massepotential)des ersten Halbleitersubstrats 3 auf der Seite der oberenOberflächeder Isolierschicht 91 nach außen abgeführt.
    [0106] Dervorstehend beschriebene Leiter 95 mit Massepotential istmit der oberen Oberflächeder Isolierschicht 91 unter Bildung einer leitfähigen Schicht 97 verbunden,die Schwankungen in der Kapazität aufGrund von Störungen,wie der Nähevon anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderungen,verhindert. Die leitfähigeSchicht 97 ist in einem gewünschten Abschirmbereich gebildet, derden größten Teilder Zwischenverbindungsschichten 43 bedeckt.
    [0107] DiesAusbildung ermöglichteine Festlegung des Potentials der Oberseite der Mikrostruktur,die die Zwischenverbindungsschichten 43 beinhaltet, underzielt somit ein Hochleistungsprodukt, bei dem keine Schwankungender Kapazitätauf Grund von Störungen,wie der Nähevon anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderung, hervorgerufenwerden.
    [0108] Obwohldie in dem Abschirmbereich gebildete leitfähige Schicht 97 beidem achten bevorzugten Ausführungsbeispielein Massepotential besitzt, kann, da das erste Halbleitersubstrat 3 Massepotentialaufweist, der gleiche Effekt natürlichauch dann erzielt werden, wenn das erste Halbleitersubstrat 3 aufein vorbestimmtes feststehendes Potential festgelegt ist, bei demes sich um ein anderes als das Massepotential handelt und die leitfähige Schicht 97 aufdas feststehende Potential festgelegt ist.
    [0109] 24 zeigt eine im Schnittdargestellte Seitenansicht zur Erläuterung einer eine Mikrostruktur verwendendenHalbleitervorrichtung gemäß dem neuntenbevorzugten Ausführungsbeispielder vorliegenden Erfindung. In 24 sindBestandteile mit der gleichen Funktion wie bei dem fünften bevorzugtenAusführungsbeispielmit den gleichen Bezugszeichen bezeichnet.
    [0110] DieHalbleitervorrichtung des neunten bevorzugten Ausführungsbeispielsist die gleiche wie bei dem fünftenbevorzugten Ausführungsbeispiel,und zwar dahingehend, daß dierückwärtige Oberfläche desunteren Substrats 11 der Mikrostruktur 53 unter Zwischenanordnungdes vorbestimmten leitfähigen Elements 55 durchChipbonden mit der leitfähigen Chipfläche 57 verbundenist, wie dies in 24 gezeigtist.
    [0111] AlsleitfähigesElement 55 wird ein leitfähiges Harz, bei dem ein Metall,wie zum Beispiel Silber, in ein Harzmaterial, wie zum Beispiel einEpoxy-Harz, gemischt ist, ein Lötmaterial,ein eutektisches Au-Si-Metall oder dergleichen verwendet, wie dies auchbei dem fünftenbevorzugten Ausführungsbeispielder Fall ist.
    [0112] Beider Chipfläche 57 handeltes sich ebenfalls um eine leitfähigePlatte, die wie bei dem fünften bevorzugtenAusführungsbeispielein vorbestimmtes Metallmaterial verwendet, und das Potential der Chipfläche 57 istauf Massepotential oder eine konstante Spannung festgelegt.
    [0113] DasBezugszeichen 63 in 24 bezeichnet einHalbleiterelement, wie zum Beispiel einen anwenderspezifischen integriertenSchaltkreis.
    [0114] Beidem neunten bevorzugten Ausführungsbeispiel,wie es in 24 gezeigtist, ist die Mikrostruktur 53 in vertikal umgekehrter Relationzu der des fünftenbevorzugten Ausführungsbeispielsangeordnet, wie es in 17 gezeigtist, und mit anderen Worten ist sie auf dem Kopf stehend angeordnet.
    [0115] Fernersind alle Schaltungen in umgekehrter Weise angeordnet, indem diejeweiligen Unterseiten der externen Leitung 61 und desHalbleiterelements 63 mittels eines Bonddrahts 107 zumVerbinden dieser Elemente 61 und 63 durch Drahtbondenverbunden sind. Alle Schaltungen sowie die Oberseite der Mikrostruktur 53 unddas Halbleiterelement 63 sind dadurch mittels der leitfähigen Chipfläche 57 abgeschirmt.
    [0116] Mitder auf Massepotential oder einer konstanten Spannung festgelegtenChipfläche 57 läßt sichsomit eine Schwankung bei der Kapazität auf Grund von Störungen,wie der Nähevon anderen Substanzen von der Oberseite, statischer Elektrizität oder Funkwellenbehinderung,verhindern.
    [0117] Fernerist bei dem neunten bevorzugten Ausführungsbeispiel eine leitfähige Schicht 105 aufeiner Oberflächeeiner gedruckten Schaltungsplatte 103 gebildet, auf dereine Halbleitervorrichtung 102 angebracht ist, wobei diegenannte Oberflächeder Halbleitervorrichtung 102 zugewandt ist, und die Unterseiteder Halbleitervorrichtung 102 ist mittels der leitfähigen Schicht 105 abgeschirmt.Mittels dieser leitfähigenSchicht 105 lassen sich Schwankungen in der Kapazität auf Grundvon Störungen,wie der Nähe vonanderen Substanzen von der Unterseite her, statischer Elektrizität oder Funkwellenbehinderung,verhindern.
    [0118] Beidieser Ausbildung ist es somit möglich, Schwankungenin der Kapazitätauf Grund von Störungen,wie der Nähevon anderen Substanzen sowohl von der Oberseite als auch von derUnterseite her, statischer Elektrizität oder Funkwellenbehinderung,verhindern, und es läßt sichein Produkt mit hoher Leistungsfähigkeiterzielen.
    权利要求:
    Claims (9)
    [1] Halbleitervorrichtung, die folgendes aufweist: einoberes Substrat (1), in dem eine Vielzahl von Durchgangsöffnungen(13, 15, 17, 19) gebildet ist; einunteres Substrat (11); und eine Vielzahl von Halbleitersubstraten(3, 5, 7, 9), die zwischen demoberen Substrat und dem unteren Substrat vorgesehen sind und dieeine feststehende Elektrode und eine variable Elektrode bilden sowie jeweilseinen Potentialentnahmebereich (31, 36a, 36b, 40)aufweisen, die zur Entnahme von Potentialen an die Durchgangsöffnungenangrenzen, wobei das eine (3) der Vielzahl von Halbleitersubstrateneinen Randbereich einer Region zwischen dem oberen Substrat unddem unteren Substrat umgebend nach Art eines äußeren peripheren Rahmens ausgebildetist, wobei die anderen (5, 6, 9)der Vielzahl von Halbleitersubstraten von einem inneren Randbereichdes äußeren peripherenRahmens umgeben angeordnet sind, der von dem einen Halbleitersubstratgebildet wird, und wobei der Potentialentnahmebereich von demeinen Halbleitersubstrat in einem Eckbereich desselben gebildetist und eine Flächedes den Potentialentnahmebereich beinhaltenden Eckbereichs des einen Halbleitersubstratsnahezu gleich oder kleiner als eine Fläche von jedem der Potentialentnahmebereicheder anderen Halbleitersubstrate ausgebildet ist.
    [2] Halbleitervorrichtung nach Anspruch 1, gekennzeichnetdurch eine Vielzahl von Bondflächenbereichen(21), die auf einer Oberfläche des oberen Substrats gebildetsind, um von den Potentialentnahmebereichen der Halbleitersubstratedurch die Durchgangsöffnungenzu dem oberen Substrat abgeführtePotentiale zu Bonddrähten(47) abzuführen.
    [3] Halbleitervorrichtung nach Anspruch 1 oder 2, dadurchgekennzeichnet, daß diePotentialentnahmebereiche an einem Endbereich angeordnet sind.
    [4] Halbleitervorrichtung nach einem der Ansprüche 1 bis3, dadurch gekennzeichnet, daß eineleitfähigeSchicht (51) auf einer Oberfläche des oberen Substrats gebildetist und auf eine vorbestimmte feste Spannung festgelegt ist, umdie Halbleitersubstrate gegen Störungen,wie die Nähevon anderen Substanzen, statische Elektrizität oder Funkwellenbehinderung,abzuschirmen.
    [5] Halbleitervorrichtung nach einem der Ansprüche 1 bis4, dadurch gekennzeichnet, daß daseine Halbleitersubstrat auf ein vorbestimmtes festes Potential festgelegtist.
    [6] Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das eineHalbleitersubstrat auf ein vorbestimmtes festes Potential festgelegtist und daß dieleitfähigeSchicht mit dem einen Halbleitersubstrat verbunden ist und dadurchauf das feste Potential festgelegt ist.
    [7] Halbleitervorrichtung nach einem der Ansprüche 1 bis6, dadurch gekennzeichnet, daß einerückwärtige Oberfläche desunteren Substrats durch Chipbonden mit einer leitfähigen Chipfläche (57)unter Zwischenanordnung eines vorbestimmten leitfähigen Elements(55) dazwischen verbunden ist.
    [8] Halbleitervorrichtung nach einem der Ansprüche 1 bis7, dadurch gekennzeichnet, daß ein Signalverarbeitungs-Halbleiterelement(81) auf einer Oberflächedes oberen Substrats angebracht ist und daß ein Substrat (85)des mit der Oberflächedes oberen Substrats verbundenen Halbleiterelements auf ein vorbestimmtesfestes Potential festgelegt ist.
    [9] Halbleitervorrichtung nach Anspruch 2, gekennzeichnetdurch Zwischenverbindungsschichten (43), die auf der Oberfläche desoberen Substrats als Verdrahtung gebildet sind, um die Durchgangsöffnungenund die Bondflächenbereichejeweils miteinander zu verbinden; eine Isolierschicht (91),die die Oberflächedes oberen Substrats bedeckt, auf der die Zwischenverbindungsschichtenals Verdrahtung gebildet sind; und durch eine leitfähige Schicht(97), die an einer Oberseite der Isolierschicht gebildetist und auf ein vorbestimmtes festes Potential festgelegt ist, umdie Halbleitersubstrate und die Zwischenverbindungsschichten gegenStörungen,wie die Nähevon anderen Substanzen, statische Elektrizität oder Funkwellenbehinderung,abzuschirmen.
    类似技术:
    公开号 | 公开日 | 专利标题
    US6979873B2|2005-12-27|Semiconductor device having multiple substrates
    TW503556B|2002-09-21|Semiconductor device
    US8717775B1|2014-05-06|Fingerprint sensor package and method
    US8381394B2|2013-02-26|Circuit board with embedded component and method of manufacturing same
    JP5216717B2|2013-06-19|小型シリコンコンデンサマイクロフォンおよびその製造方法
    USRE36773E|2000-07-11|Method for plating using nested plating buses and semiconductor device having the same
    DE69834561T2|2006-09-14|Halbleiteranordnung und herstellungsverfahren dafür
    US20140117562A1|2014-05-01|Semiconductor device
    JP5827342B2|2015-12-02|中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ
    US4956694A|1990-09-11|Integrated circuit chip stacking
    KR0134648B1|1998-04-20|노이즈가 적은 적층 멀티칩 패키지
    JP5619276B2|2014-11-05|Microelectronic package having terminals on a dielectric mass
    US7288837B2|2007-10-30|Semiconductor device and its writing method
    JP4264375B2|2009-05-13|パワー半導体モジュール
    US6977190B2|2005-12-20|Semiconductor device and method for production thereof
    KR100824562B1|2008-04-24|오버몰드 패키지 및 그 제조 방법
    KR101424777B1|2014-07-31|집적 회로 패키지 시스템
    KR830002552B1|1983-11-12|이중 공동반도체 칩캐리어
    US7405486B2|2008-07-29|Circuit device
    US5578525A|1996-11-26|Semiconductor device and a fabrication process thereof
    DE112007001249B4|2016-09-15|Kühlbares Halbleitergehäuse
    JP4058642B2|2008-03-12|半導体装置
    US6501157B1|2002-12-31|Substrate for accepting wire bonded or flip-chip components
    US5006673A|1991-04-09|Fabrication of pad array carriers from a universal interconnect structure
    JP4163421B2|2008-10-08|半導体チップパッケージ
    同族专利:
    公开号 | 公开日
    KR20050010479A|2005-01-27|
    CN1296715C|2007-01-24|
    CN1576853A|2005-02-09|
    KR100576302B1|2006-05-03|
    TW200504367A|2005-02-01|
    TWI247897B|2006-01-21|
    US20050012165A1|2005-01-20|
    US6924537B2|2005-08-02|
    JP2005038911A|2005-02-10|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-02-17| OP8| Request for examination as to paragraph 44 patent law|
    2009-12-17| 8130| Withdrawal|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]